1. 首頁 > 生活百科 > >

背面供電，重構2nm芯片

芯片ibm散熱器英特爾it芯片

背面供電，重構2nm芯片

文章圖片

背面供電，重構2nm芯片

文章圖片


將電源傳輸網絡移至芯片背面可以減少擁塞 ， 但同時也給晶圓廠帶來了新的挑戰 。



背面供電可減少最先進節點的路由擁塞 ， 并提供顯著的性能提升選項 。 但這也帶來了一系列新的挑戰 ， 涉及通孔對齊和互連 。
不過 ， 領先的晶圓代工廠正在取得進展 ， 它們都計劃提供2nm 及以下工藝的 BPDN 。
背面供電網絡（BPDN）直接從晶圓下方向前沿晶體管供電 ， 這種架構變革能夠提升處理器性能、大幅降低功率損耗并提高電源效率 。 但BPDN也需要許多新的制造策略 ， 例如去除大部分硅晶圓、將納米硅通孔（nanoTSV）與晶體管源漏極精確對準 ， 以及采用新的建模方法來降低將高溫晶體管限制在正面和背面互連堆疊之間所帶來的熱損耗 。
盡管如此 ， 領先的集成電路制造商仍在取得顯著進展 ， 尤其是在納米片場效應晶體管（nanosheet FET）從鰭式場效應晶體管（FinFET）幾乎同步過渡的情況下 。 英特爾最近已將其采用帶狀場效應晶體管（RibbonFET）和PowerVia的18A工藝投入量產 。 三星作為早期領導者 ， 于2022年在其3nm工藝節點上采用了環柵（GAA）晶體管 ， 并計劃在其2nm工藝節點（SF2）上引入背面供電技術 。 臺積電表示將在其2nm工藝節點（N2）上首次推出GAA技術 ， 隨后在16?工藝節點（A16）上推出其超級電源軌（Super Power Rail） 。

圖1：掃描電鏡圖像顯示了 PowerVia 背面電源連接的細節 。 來源：英特爾
背面供電網絡(BSPDN) 將電源網絡重新定位在晶圓背面 ， 使其不再與正面的信號爭奪空間 。 這解決了邏輯器件發展數代以來積累的諸多問題 ， 其中最顯著的是限制性能和電源效率的高IR壓降（電壓下降） 。 這意味著 ， 電源從頂層后端金屬層向下傳輸 ， 經過15層或更多金屬層以及高阻過孔 ， 最終到達晶體管觸點層 ， 會產生巨大的功率損耗 。
背面電源分配網絡(PDN) 可將電壓降降低高達 30% ， 從而提高電源完整性 。 此外 ， 由于信號和電源是分離的 ， 背面電源允許正面互連采用更小的金屬間距 ， 從而降低光刻成本 。
優勢遠不止于此 。 Synopsys 邏輯庫 IP 首席產品經理 Andrew Appleby 表示：“背面供電與環柵器件的垂直特性完美契合 ， 與正面過孔堆疊相比 ， 它能提供一條更直接、電阻更低的晶體管源極路徑 。 通過移除正面金屬堆疊的電源布線 ， 可以為信號提供更多布線資源 ， 據報道 ， 嵌入式存儲器的單元密度可提高5% 到 10% 。 ”
采用背面供電進一步減輕了光刻和蝕刻工藝的負擔 。 “由于互連層的成本通常會隨著間距的縮小而增加 ， 因此在信號線數量相同的情況下 ， 降低間距縮小幅度意味著每根信號線的成本更低 ， ”英特爾互連和存儲器技術與集成副總裁兼總監 Kevin Fischer 表示 。 “例如 ， 英特爾 18A 就利用了這一點 ， 通過對底層金屬層進行單次直接圖案化來降低成本 ， 從而減少了掩模數量和步驟數量 40% 以上 。 ”
背面供電的核心問題背面供電對于需要高功率和快速功率消耗變化的工作負載至關重要 ， 例如AI 加速器、游戲芯片和圖形處理器 。
IBM 研究院技術準備與數字化轉型總監 Dan Dechene 解釋說：“最大的優勢在于：第一 ， 可以利用背面的寬松間距金屬布線進行供電 ， 從而降低 IR 壓降 ， 而不僅僅局限于正面的緊密間距布線；第二 ， 通過移除正面的供電資源 ， 我們可以在正面騰出額外的布線資源 ， 從而提高布線能力和面積利用率 。 ”
性能提升顯著 。 “根據已發布的報告 ， 背面供電網絡可使IR壓降降低20%至30% ， 最大頻率提高2%至6% ， 核心面積減少5%至15% ， 利用率超過90% ， 這與IBM的內部基準測試結果一致 ， ”德切內說道 。
但伴隨這些巨大優勢而來的 ， 是新的制造挑戰 。 大規模應用時 ， BSPDN方案必須實現背面金屬與正面晶體管尺寸的精準對準 。 由于背面加工是在襯底大幅減薄之后進行的 ， 這會導致襯底翹曲 ， 因此需要透明的對準標記 ， 可能還需要焊盤來實現嚴格的套刻控制 。
背面供電會對芯片散熱產生多大影響 ， 尤其是像GPU這樣需要持續運行高負載的芯片 ， 目前尚無定論 。 但業內專家可以肯定的是 ， 背面供電會導致散熱狀況惡化 。
imec項目總監James Myers表示：“熱熱點可能會變得更小、溫度更高 ， 需要設計人員特別關注 。 具體影響取決于設計環境 ， 但根據我們對云CPU SoC的高分辨率熱模擬 ， BSPDN造成的局部熱損失可能高達14°C 。 可以通過DTCO層面的措施來緩解這一問題 ， 例如提高BSPDN中的金屬密度以產生局部熱擴散效應 ， 或者增加前端BEOL中的過孔密度以降低散熱器的熱阻 。 ”
關鍵步驟——減薄、鍵合、對準背面供電方案能夠優化不同金屬層的制造 ， 例如在晶圓背面使用更寬的電源線和地線 ， 在正面使用更細的信號線 。 早期互連工藝中 ， 如果電源線和地線共用正面 ， 則需要更昂貴的光刻工藝 。
雖然至少有三種不同的流程集成方式 ， 但我們將介紹英特爾的流程（見圖2） ， 因為它將率先推向市場 。

圖2：首先制造晶體管和電源過孔 (a) ， 然后進行多層正面金屬化和介質密封 (b) ， 鍵合到硅載體 (c) ， 最后進行背面電源處理 。 來源：英特爾
PowerVia工藝流程早期便會形成PowerVia ， 與n型和p型晶體管一同制造 。 這些過孔可以是銅基的 ， 也可以是低電阻金屬 ， 例如釕 。 接下來 ， 構建后端工藝（BEOL）金屬堆疊層 ， 然后沉積一層保護性的氣密層 。 之后 ， 將晶圓翻轉并鍵合到載片晶圓上 ， 該載片晶圓經過優化 ， 具有良好的導熱性 ， 有助于散熱 。
在載硅的支撐下 ， 器件晶圓首先通過晶圓研磨從其原始厚度（>700μm）大幅減薄至1至3μm ， 然后使用化學機械拋光（CMP）和/或干法刻蝕進行精細平坦化 。 此時 ， 晶圓即可進行背面互連工藝 ， 形成兩層或多層金屬化層 。
Meyers概述了背面供電網絡面臨的最大挑戰 。 “第一個挑戰是幾乎完全去除硅襯底 ， 以便從晶圓背面接觸器件 。 這需要將處理后的晶圓鍵合到正面另一塊載片晶圓上 ， 以便對晶圓背面進行研磨或拋光 。 研磨和拋光必須在整個晶圓上保持均勻 ， 以確保后續光刻和其他工藝步驟的初始表面平整 。 第二個挑戰是將背面金屬層與正面晶體管的源極和漏極觸點對準 ， 同時避免與中間的溝道或柵極區域短路 。 這需要對晶圓背面的光刻工藝進行嚴格的套刻控制 。 第三個挑戰是在熱預算限制下 ， 確保從晶圓背面到源漏極的接觸電阻低 ， 因為晶圓正面存在銅層 。 ”
粘合材料的選擇至關重要 ， 因為它決定了堆疊結構的散熱效率 。 “用于粘合的介電材料會增加散熱的熱阻 ， 因此需要仔細選擇材料 ， ”邁爾斯說道 。
晶圓背面研磨和化學機械拋光(CMP) 工序必須確保晶圓內部具有極佳的均勻性 ， 因為硅晶圓需要從 775 微米研磨至數十微米 。 這種高強度的工藝會對晶圓造成嚴重的變形 ， 因此計量和光刻工藝必須逐個芯片進行補償 。 代工廠會在晶圓上制造金屬對準標記 ， 以精確定位晶體管 。 硅對紅外光具有半透明性 ， 因此光刻掃描儀上的紅外光可以照射到金屬對準標記上 。 然而 ， 在大批量生產中 ， 逐個芯片的補償可能非常耗時 。 采用上述工藝 ， 套刻預算約為 10 納米 。
為了滿足如此嚴苛的規格要求 ， 必須結合多種新策略 。 “我們通過先進的研磨/化學機械拋光/等離子減薄技術、臨時載體以及嚴格的翹曲/變形和總厚度變化 (TTV) 控制 ， 有效管理了晶圓減薄和機械風險 ， ”Fischer 表示 。 “我們利用雙面對準、專用正面對準標記、工程蝕刻停止點以及針對器件/MOL 堆疊結構優化的通孔中間集成方式 ， 改進了前后對準和套準精度 。 ”
此外 ， 器件晶圓還要承受晶圓鍵合和大幅減薄帶來的應力 。 “鍵合以及隨后的背面晶圓減薄會產生應力和晶圓翹曲 ， 在晶圓邊緣尤為明顯 ， ”邁爾斯說道 。 “這種變形使得背面通孔和金屬與正面結構之間難以實現緊密、均勻的覆蓋 。 ”
所有這一切都必須在確保2nm晶體管性能的前提下完成 。 “GAA納米片晶體管和BPDN必須協同設計 ， 因為GAA器件堆疊直接決定了背面電源通孔的‘著陸目標’和工藝窗口 ， ”Fischer說道 。 “泄漏和隔離通過背面介質襯墊、深溝槽隔離以及優化的阱/STI和摻雜方案來解決 。 低電阻、可靠的電源軌和通孔通過定制的阻擋層/襯墊和金屬填充工藝、考慮電磁效應的設計規則以及優化的熱處理來實現 。 缺陷率和良率通過分階段部署（例如 ， 在前一個節點上進行驗證）、密集的在線檢測以及對偏差容忍度更高的DTCO驅動布局來提高 。 ”
除了這些關鍵的制造問題之外 ， 背面的PDN 還以重要的方式改變了設計流程 。
背面供電對設計的影響在晶圓背面添加電源網的一大優勢是顯著降低了正面的布線擁塞 。 “從布局布線的角度來看 ， 布線擁塞已成為先進工藝節點的關鍵問題 。 雖然晶體管尺寸的縮小使我們能夠在給定的平方毫米內集成更多門電路（以及更多功能） ， 但將它們與信號布線連接起來卻更加困難 ， 并且常常導致布線擁塞 ， ”Synopsys 數字實現首席產品經理 Jim Schultz 表示 。 “將電源和信號布線分離可以減少擁塞 ， 縮短信號路徑 ， 并降低寄生電阻和電容 。 這有利于高速 IP 模塊 ， 例如 SRAM 和寄存器文件 。 ”
如前所述 ， 實現背面供電主要影響布局布線 。 “我們修改了行業標準的布局布線流程 ， 以便能夠模擬多種架構的背面供電設計 ， ”IBM 的 Dechene 表示 。 “例如 ， 可以在布局規劃階段跳過電源布線步驟 。 另一個方法是將電源布線限制在預定義的背面層級 。 ”
建模在此發揮著關鍵作用 。 “通過協同仿真和材料/堆疊選擇 ， 對新增背面堆疊帶來的熱效應和應力效應進行建模和優化；同時 ， 通過分階段部署（例如 ， 在先前節點上進行驗證）、密集的在線檢測以及對變化容忍度更高的DTCO驅動布局 ， 來提高缺陷率和良率 ， ”Fischer說道 。
背面供電的實施方式和時機取決于關鍵的風險管理 。 “英特爾在采用背面供電方案之初就預料到BSPDN架構會更加昂貴和復雜 。 ”IBM的德切內表示 ， “然而 ， 對于高性能計算應用而言 ， 我們預計其性能優勢將超過工藝和成本風險 。 ”
此外 ， 盡管背面PDN最初被設計為一種被動式電氣結構 ， 但能夠在晶圓背面添加功能具有顯著優勢 。 “時鐘樹網絡往往是芯片上最關鍵的布線網絡 。 它們通常布線在電阻最低的層上 ， 以提供低延遲時鐘信號 。 背面金屬也可以用于這些關鍵時鐘 ， ”Schultz說道 ， 并指出由于EDA工具不再需要處理擁塞問題 ， 因此在原位布線階段所花費的時間將大大減少 。
將電源網移至晶圓背面的一個缺點是會產生耦合噪聲 ， 從而影響正面敏感信號 。 當電源線和信號線共用時 ， 電源線本身就能屏蔽信號線 。 imec 的 Myers 表示：“如果沒有附近的電源/地線 ， 屏蔽敏感信號就變得更加困難 。 但是 ， 我們可以將一些長距離信號（例如時鐘信號）移至背面 ， 這樣它們就能更好地與正面的干擾信號隔離 。 ”
設計人員還會采取措施來補償晶圓上的熱點 ， 而背面PDN 會使這種情況更加嚴重 。
熱分析晶體管現在正面被前端互連堆疊層和后端電源傳輸堆疊層包圍 ， 形成類似三明治的結構 ， 將發熱器件包裹其中 。 imec 的仿真工作表明 ， 背面電源分配網絡 (PDN) 方案的峰值溫度比傳統的正面 PDN 高出 14°C 。
硅襯底本身對于非金屬材料而言散熱性能相當不錯[硅的熱導率 = 140 W/(mK) ， 而二氧化硅的熱導率= 1.4 W/(mK)
， 但由于在背面減薄過程中襯底大部分被去除 ， 熱擴散性能受到嚴重影響 。 imec 首席技術人員兼熱建模與表征研發團隊負責人 Herman Oprins 表示：“熱損失主要源于硅襯底厚度的減小甚至去除 ， 導致橫向熱擴散減少 ， 以及硅載體和鍵合界面在通往冷卻液的主要熱路徑上的存在 。 ”
“由于芯片冷卻系統與有源器件層之間的熱阻顯著增加 ， BSPDN 的熱完整性受到影響 。 這種熱阻的增加主要源于 BEOL 層的高熱阻、晶圓背面工藝中引入的額外混合鍵合層以及 BSPDN 技術固有的晶圓減薄效應 ， ”國立陽明交通大學的程俊哲報告說 。
Cheng及其同事證明 ， 與FSPDN結構相比 ， BSPDN結構會導致更高的芯片溫度 ， 尤其是在封裝層面 ， 因為該層面的散熱面臨更大的障礙 。 將襯底厚度減薄至300 nm以下會導致自發熱加劇 。 在傳統的倒裝芯片封裝中 ， FSPDN的熱路徑是從晶體管經由硅晶片和導熱界面材料到達散熱器 。 部分熱量還會從BEOL堆疊向下散失到硅中介層 ， 最終到達印刷電路板 。 該大學的研究團隊模擬得出 ， FSPDN結構的最高溫度為57°C 。
對于背面PDN ， 芯片方向翻轉 ， 使得向上散發的熱量會遇到來自鍵合層、導熱界面材料（TIM）和散熱器的阻力 。 向上散熱路徑承擔了大部分熱量 。 向下散熱路徑則依次經過背面互連、硅中介層和印刷電路板（PCB） 。 大學的仿真結果表明 ， 采用背面PDN時 ， 最高溫度可達80°C 。
業界廣泛采用有限元建模(FEM) 仿真來預測電子封裝在各個階段的熱性能 ， 包括芯片設計、布局規劃以及封裝和散熱器設計 。 雖然簡單的平均特性模型通常對帶有正面電源分配網絡 (PDN) 的單片芯片封裝有效 ， 但對于背面 PDN 和 3D 封裝 ， 現在需要更精確的模型 。
為了簡化復雜的熱模擬 ， IBM 開發了一種基于機器學習的模型 ， 該模型僅使用 BEOL 布局設計、金屬層高度和材料屬性 ， 即可快速預測長度尺度相差幾個數量級的 BEOL 堆疊的熱阻 。 [4
“3D 堆疊底部芯片中晶體管產生的熱量需要傳遞到其上方所有芯片的 BEOL 層以及芯片間的鍵合層 ， ”前 IBM 硬件工程師 Prabudhya Chowdhury（現就職于微軟）表示 。 該團隊補充說 ， 隨著每個技術節點的推進 ， 晶體管密度和功率密度的增加將進一步加劇熱管理的難度 。
該機器學習模型基于卷積神經網絡 ， 將設計與局部功率密度、工作負載和材料特性關聯起來 。 該方法使用包含各種后端工藝布局的有限元模擬數據集 ， 采用自動化方法進行訓練（80%）和驗證（20%） 。 該模型預測1×1μm或3×3μm區域內的熱阻 ， 并將預測結果導入有限元求解器 ， 用于芯片級和封裝級仿真 。 與傳統模型相比 ， 該模型在極短時間內即可生成精確的熱阻預測結果 。
下一步是直接連接背面供電實現方式有多種版本 。 各公司正在研發的下一步是直接連接 ， 即納米硅通孔（nanoTSV）直接與晶體管的源極和漏極接觸 。 這種方法雖然對精度要求更高 ， 但也能最大程度地提升處理器頻率、提高密度和/或增強電源效率 。 一個重大挑戰是 ， 直接連接方案的套刻精度必須控制在3nm以內 。
結論在2nm制程節點上引入背面供電網絡是一項重大突破 ， 因為它解決了長期存在的電壓損耗問題 ， 而電壓損耗曾嚴重影響高性能計算（HPC）的性能和能效 。 它還緩解了以往在復雜的布局布線過程中耗費大量工程時間的布線擁塞問題 。
但背面PDN也對晶圓廠提出了新的要求 ， 例如晶圓研磨、CMP和蝕刻設備 ， 用于去除大部分硅 ， 以及晶圓鍵合工藝 ， 這些工藝必須滿足300毫米晶圓極高的平整度和均勻性要求 。 各公司正在開發導熱性更好的材料 ， 以取代傳統的二氧化硅用于晶圓鍵合 。
最棘手的難題在于如何將背面互連與正面過孔對齊 ， 防止過度拋光影響寄生效應和良率 ， 以及了解熱影響 ， 以便設計人員能夠在新的散熱路徑中解決熱點問題 。 當CFET 取代納米片環柵晶體管時 ， 背面電源分配網絡 (PDN) 將帶來更多集成挑戰 。 但鑒于背面電源傳輸和 3D 技術的現狀 ， 顯然業界需要創新的冷卻方法 ， 例如在芯片層內運行冷卻劑 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
【背面供電，重構2nm芯片】想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀