1. 首頁 > 生活百科 > >

物理層設計，越來越難了

芯片人工智能it芯片

物理層設計，越來越難了

PHY層不再僅僅是一個管道 ， 它已成為一個戰略賦能器 。
在過去幾十年中 ， 半導體產業已經從對移動、汽車和PC等傳統垂直領域的支持角色 ， 發展成為這些市場以及人工智能工廠和超大規模數據中心的基礎性角色 。 支撐這一轉變的是物理層（PHY） ， 它已成為數據傳輸和通信的關鍵促成因素 。
PHY是開放系統互連（OSI）模型的關鍵組成部分 ， 該模型包含七個抽象層 ， 用于連接不同的系統并定義它們如何相互通信和共享數據 。 該模型由國際標準化組織（ISO）在1980年代早期開發 。
Ansys 產品營銷總監 Marc Swinnen 表示：“ISO七層模型中的物理層可以抽象為負責比特、字節和/或信號實際物理來回傳輸的部分 。 ”“它可以是無線電 ， 可以是電線 ， 可以是光纖 ， 可以是任何東西 。 它負責物理層面 。 而其上層 ， 在某個點上 ， 不會關心它是通過光、電還是無線電完成的 。 這就是分層模型的全部意義所在 。 每一層都可以忽略其下層的細節 。 存在許多物理接口標準 ， 包括藍牙、以太網、Wi-Fi、UCIe、PCIe等 。 ”
該物理層在數據中心變得越來越重要 ， 因為數據中心需要處理、存儲和來回傳輸大量數據 。 楷登電子（Cadence）硅解決方案事業部設計IP高級產品營銷集團總監Arif Khan表示 ， 人工智能和高性能計算工作負載需要前所未有的系統性能水平 ， 這需要大規模的巨大帶寬、超低延遲和能源效率 。“這些需求不僅僅是計算挑戰 。 它們從根本上說是相互關聯的挑戰 。 這就是SerDes和PHY IP成為核心的原因 。 ”
但是 ， 當系統從純粹的二進制邏輯過渡到物理設備的復雜性時 ， 它們會遇到自然世界的限制 。 “狀態轉換不是瞬時的 ， 限制了物理帶寬 ， 而背景噪聲進一步影響了信道容量 ， ”Khan指出 。 “克勞德·香農和哈里·奈奎斯特的開創性研究確立了在給定信噪比和編碼配置下定義信道最大容量的基本原理 。 ”
一個標準 ， 多種選擇理解物理層對于跟上系統需求并在這些領域保持競爭力至關重要 。 新思科技（Synopsys）產品管理執行總監兼MIPI聯盟董事會主席Hezi Saar 表示：“在系統和SoC中 ， 我們看到USB、PCIe和互聯網通信協議是分開的 。 ”“這些標準是為了解決特定問題而創建的——無論是連接器、長距離傳輸、PCI適配還是以太網網絡等 。 標準合規性讓我們確信一切運行正常且被正確解釋 。 由于您已經開發了上一代產品 ， 您現在可以獲得上市時間的優勢 。 這些標準之間存在差異 ， 現在我們看到越來越多的物理層被發明出來 ， 以回答‘為什么我們不能將所有這些 ， 或者更多地整合在一起？’這個問題 。 這是可能的 ， 我們有時會做這些組合 ， 但它們會帶來成本 。 標準允許供應商不競爭 ， 因為他們共同制定規范 ， 但他們也能夠實現差異化 。 他們可以使產品功耗更低 ， 通過集成更多東西或外部更少東西來降低系統成本 。 ”
例如 ， HDMI就體現了這一點 。 Saar說：“有些筆記本電腦有HDMI接口 。 有時它們有DisplayPort接口 。 或者兩者都有 。 為了實現這一點 ， 他們會問 ， ‘我的SoC是實現HDMI和DisplayPort嗎？’HDMI來自電視市場 。 DisplayPort來自PC顯示器市場 ， 即顯示器市場 。 我如何同時集成這兩種接口 ， 因為我想把我的筆記本電腦連接到家里的電視上 ， 或者連接到公司里的顯示器上？我希望有這種雙重性 。 我可以創建一個組合HDMI/DisplayPort物理層 ， 它們的電氣特性相似 ， 但這樣做的實現成本和整體PPA（功耗、性能、面積）成本會更高 。 或者我可以做一個更緊湊的實現 ， 并使用一個外部的橋接芯片 ， 但這會增加成本 。 成本是SoC之外的 ， 但它為你提供了功能 。 這種SoC可以針對低成本市場 ， 比如只需要DisplayPort的市場 。 而需要HDMI和DisplayPort的SoC則需要針對高端市場 。 所以這就是我需要一個還是兩個的問題 。 ”
凡是數據被處理和存儲的地方 ， 都需要PHY 。 隨著物理層互連技術的發展 ， 其增加了除移動應用之外更多應用領域的需求 ， 例如機器視覺、PC/移動計算、汽車和工業 。 這意味著物理層必須成為首要考慮因素 。 原因是對于許多針對這些應用的系統 ， 低功耗到超低功耗是強制性的 。 對于那些電池供電的應用 ， 特別是低散熱是必須的 。
【物理層設計，越來越難了】Mixel創始人兼首席執行官Ashraf Takla表示：“無論是移動設備、增強現實（AR）、虛擬現實（VR）、混合現實（MR）、擴展現實（XR）、物聯網（IoT）、智能眼鏡還是移動計算 ， 都必須最大限度地減少功耗和產生的熱量 。 ”“否則 ， 產品的商業成功將岌岌可危 。 系統設計師需要密切關注系統中不同組件的輸入和輸出如何相互通信 ， 并考慮以最低總功耗、最少散熱（在許多情況下還要盡量減少導線數量）的方式通信數據 。 如果不在早期階段關注物理層 ， 系統設計師就有可能最終得到一個大部分功耗都花在系統不同組件之間通信上的系統 。 這必將導致一個缺乏競爭力的解決方案 。 ”
與此同時 ， 隨著數據帶寬需求的不斷增長 ， 物理層也受到了影響 。
Saar 解釋說：“USB和以太網在過去20年左右的時間里 ， 帶寬大約增加了100倍或200倍 。 ”“我們以前使用的SerDes技術要簡單得多 。 它更多是NRZ（不歸零） ， 因此眼圖更開放 ， 現在這已很常見 。 但當時已經發生了從NRZ到PAM（脈沖幅度調制）的范式轉變 ， 要堅持相同的多模電平并添加更多內容更具挑戰性 。 大約在2000年 ， 我們有更簡單的線性均衡 。 速率是已知的 ， 接收端眼圖是開放的 ， 所以你可以檢查 。 但隨著速率的增加 ， 這種轉變大約在20到30之間 ， 幾乎是40 。 我們正在從SerDes的基礎架構中獲得收益 ， 轉向更多的PAM4 。 這實際上是一種更偏向DSP的方法 。 ”
所有這些發展都加速了新標準的推出 。 “對計算的需求越來越多 ， 而更多的計算意味著在同一個SoC中、堆疊在SoC中有更多的核心 ， 這不僅僅在服務器中 ， 甚至在邊緣設備中也是如此 ， ”Saar說 。 “人工智能需要更多的計算 ， 甚至需要更多的帶寬 。 數據的輸入和輸出以進行計算變得非常重要 ， 如果我們以NRZ級別進行進步 ， 串行化將無法跟上我們所需的數據速率 。 這正是PAM4、PAM8及更高版本進入市場的原因 。 更多的功能需要更快的接口速度 ， 這就是為什么我們看到一直在進步 ， 越來越快 。 ”
超高速PHY ， 充滿挑戰然而 ， 設計運行速度超過100G的PHY面臨著無數挑戰 。
Cadence的Khan解釋說：“工程師必須駕馭一個由PAM4信號、亞皮秒抖動以及十年前還無法克服的通道損耗等尖端技術主導的領域 。 ”他指出PHY設計的四個主要挑戰包括：
工藝技術依賴性：在這些速度下 ， 工藝節點選擇既要考慮密度 ， 也要考慮模擬性能 。 例如 ， 高速SerDes正通過設計-技術協同優化來開發 ， 以最大限度地發揮先進晶圓代工技術的優勢 。
信號和電源完整性：互連密度使信號完整性成為一個關鍵問題 。 單個芯片上數百條SerDes通道每吉比特/秒消耗毫瓦級功率 ， 串擾、同時開關噪聲和電源軌壓降等威脅必須小心處理 。
系統設計限制：PHY集成到復雜的SoC中 ， 這會施加嚴格的面積和熱限制 。 有效設計需要SoC級別的全面規劃 ， 包括對平面圖、邊緣和凸塊的考慮 。
封裝與集成：隨著2.5D和3D封裝的進步 ， 中介層或橋接器等組件現在成為信號路徑的一部分 。 因此 ， PHY必須在芯片和封裝中進行表征 ， 將凸塊寄生效應、基板損耗和熱梯度等因素納入仿真流程 。
先進封裝 ， 加劇難度Ansys的Swinnen說：“當你審視芯片到芯片的通信時 ， 如果它不是3D的 ， 那它就只是一個PCB板 。 ”“它是一個板上常規的總線網絡 。 但如果你審視芯片到芯片的通信 ， 它們已經有了自己的物理標準 。 最常被引用和使用的是UCIe ， 它已經被公開 。 還有其他標準 ， 比如Bunch of Wires 。 每種都有優缺點 ， 但關鍵是在盡可能低的功耗下獲得最高的帶寬 。 這是關鍵 ， 因為當你審視一個3D系統時 ， 你已經將其分解 。 它曾經是一個SoC ， 現在你有了多個芯片 ， 你通常必須為這種分解付出代價 。 當你通過這些PCB線路從芯片出來 ， 再通過緩沖器、驅動器、大導線回到芯片上時 ， 速度和功耗都會受到懲罰 。 功耗和速度方面有很大的懲罰 ， 這始終是人們進行集成的原因 ， 因為你可以極大地避免這種物理互連 。 它現在變得流行是因為我們的間距密度和連接它們的導線提供了足夠的帶寬 ， 足夠的邊緣 。 你知道可以放置多少個凸點 。 由于間距 ， 有足夠的邊緣 。 導線足夠細 ， 因為它們使用65納米或35納米技術的中介層來制造中介層 。 所以你實際上可以在小芯片中獲得高速、高帶寬、低功耗的連接 ， 這就是使這種分解成為可能的原因——而且不必為此付出太大的代價 。 ”
弗勞恩霍夫 IIS 自適應系統工程部門芯片中心負責人Andy Heinig 表示 ， 物理層與物理效應直接相關 。 “這意味著你經常會涉及到模擬電壓域或模擬信號 。 為此 ， 我們有兩個領域 。 它們必須協同工作 。 一方面是模擬工程師 。 另一方面 ， 可能是數字工程師 。 你必須彌合兩個完全不同領域之間的鴻溝 。 這通常很難做到 。 我們團隊發現 ， 模擬和數字工程師很難真正協同工作 。 模擬人員專注于解決模擬問題 ， 但他們經常忘記它在系統中是如何工作的 。 而找到正確的抽象級別使得這在物理上變得復雜 。 另一方面 ， 如果你能在物理層上改進一些東西 ， 你會從中獲得很多性能 。 但這再次是物理層之上和物理層本身之間層次的交互 ， 因為你也可以在這里進行協同優化 。 如果協議層有足夠的糾錯能力 ， 你也可以容忍物理層上的一些錯誤 ， 反之亦然 。 你可以向前和向后移動它 ， 有時因為標準原因沒有協同優化 。 那么 ， 你將失去整體性能 ， 因為所有東西都是單獨優化的 ， 而不是作為一個整體系統 。 ”
Mixel的Takla表示 ， PHY的首要考慮是確保哪種標準最適合應用 。 “數據通信是對稱的還是非對稱的？通道數量與每個通道的數據速率之間的權衡是什么？最小化導線數量的重要性如何？應用是否需要多點通信？這些選擇如何影響功耗和散熱？對延遲和啟動時間有何影響？系統的物理接口層選擇是否與系統需要外部通信的物理接口層兼容？”
在芯片層面 ， IP提供商對進出其核心所嵌入芯片的接口的物理層協議大體上是無關緊要的 。 盡管如此 ， Quadric首席營銷官Steve Roddy指出 ， SoC和系統設計師需要準確地建模運行在處理器核心上的完整應用程序所產生的數據流量 。 模型分析數據被系統設計師用來對新系統中接口的邏輯層和物理層做出明智的決策 ， 但客戶通常不參與這些活動 。
一旦系統模型創建完成 ， 就可以將主要的物理效應引入到該模型中 ， 從而理解物理效應與系統級別含義之間的關聯 。 “這樣你就可以更好地理解哪些問題可能導致問題或產生重大影響 ， 哪些可以忽略 ， 哪些只是次級效應 ， 以及你需要把主要精力放在哪里來解決這些問題 ， ”弗勞恩霍夫的Heinig說 。 “這是你可以通過系統模型來解決的問題 ， 這樣你對系統模型有更多的深入了解 ， 而不是僅僅在模擬方面進行 。 這是我們向所有模擬工程師解釋的問題——專注于這個模擬來優化模擬部分 。 他們總是需要更多地從系統層面來看待問題 ， 這樣他們才能更好地理解他們的決策對系統的影響 ， 如果他們在系統層面改變了某些東西 ， 那么在模擬方面會發生‘什么’ 。 這包括所有的物理效應——電子、熱學和機械效應 。 ”
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀