ASML 分享 High-NA EUV 光刻機最新進展：目標 2024-2025 年進廠 _英特爾

文章插圖

文章插圖
IT之家 5 月 29 日消息，半導體行業花了十多年的時間來準備極紫外線 (EUV) 光刻技術，而新的高數值孔徑 EUV 光刻（High-NA EUV）技術將會比這更快。

文章插圖

目前，最先進的芯片是 4/5 納米級工藝，下半年三星和臺積電還能量產 3nm 技術，而對于使用 ASML EUV 光刻技術的 Twinscan NXE:3400C 及類似系統來說，它們大都具有 0.33 NA（數值孔徑）的光學器件，可提供 13 nm 分辨率。
目前來看，這種分辨率尺寸對于 7 nm / 6 nm 節點 (36 nm ~ 38 nm) 和 5nm (30 nm ~ 32 nm) 的單模已經足夠用了，但隨著間距低于 30 nm（超過 5 nm 級的節點）到來，13 nm 分辨率可能需要雙重曝光技術，這是未來幾年內的主流方法。
對于后 3nm 時代，ASML 及其合作伙伴正在開發一種全新的 EUV 光刻機 ——Twinscan EXE:5000 系列，該系列機器將具有 0.55 NA（高 NA）的透鏡，分辨率達 8nm，從而在 3 nm 及以上節點中盡可能的避免雙重或是多重曝光。
IT之家了解到，目前三星和臺積電的技術均可采用單次曝光的 EUV 技術（NXE 3400C），但是當節點工藝推進到 5nm 處時，則需要引入雙重曝光技術。對于各大晶圓代工廠來說，其主要的目標就是盡可能的避免雙重或是多重曝光。
當然，我們現階段 193nm 浸入式的 DUV 通過多重曝光也能夠實現 7nm 工藝，這同樣也是臺積電早期7nm 所用的技術，但是這種技術更顯復雜，對良率、設備、成本等都提出了很大的挑戰，這同樣也是現行的 EUV 技術對比 DUV 的最大優點。
自 2011 年開始，在芯片的制備中開始采用 22nm 和 16nm / 14nm 的 FinFET 晶體管結構。該結構有點是速度快，能耗低。但是缺點也很明顯，制造困難成本過高。也正是因為此，對節點工藝的提升從以前的 18 個月延長到了 2.5 年或更長的時間。對于更微小的晶體管結構，光刻中光罩（掩膜）上的納米線程結構也變得密集化，這逐漸超越了同等光源條件下的分辨率，從而導致晶圓上光刻得到的結構模糊。因此，芯片制造商開始轉向多重曝光技術，將原始的掩膜上的微結構間距放寬，采用兩個或多個掩膜分布進行曝光，最終將整套晶體管刻蝕到晶圓上。
雖然 ASML 計劃在明年制造出下一代 High-NA光刻機的原型機，但這畢竟是集全球尖端產業之大成的產物，它們非常復雜、非常龐大且昂貴 —— 每臺的成本將超過 4 億美元，光運送就需要三架波音 747 來裝載。
此外，High-NA 不僅需要新的光學器件，還需要新的光源材料，例如德國蔡司 (Carl Zeiss) 在真空中制造的一個由拋光、超光滑曲面鏡組成的光學系統，甚至還需要新的更大的廠房來容納這種機器，這都將需要大量投資。

文章插圖

但為了保持半導體的性能、功率、面積和成本（PPAc）等方面的優勢，已經領先的制造商們依然愿意掏錢去用新技術，而這種技術對于后 3nm 等至關節點具有重要意義。因此，無論是已經下定的英特爾，還是三星、臺積電，對它的需求都是非常之高。
幾周前， ASML 披露其在 2022 年第一季度的財報，稱其已經收到了多個客戶的 High-NA Twinscan EXE:5200 系統 (EUV 0.55 NA) 訂單。
據路透社報道， ASML 上周澄清說，他們已經獲得了 5 個 High-NA 產品的試點訂單，預計將于 2024 年交付，并有著“超過 5 個”訂單需要從 2025 年開始交付的具有“更高生產率”的后續型號。