1. 首頁 > 生活百科 > >

存儲架構邏輯，HBM為何無可替代？

ai高性能計算芯片dram

存儲架構邏輯，HBM為何無可替代？

文章圖片

存儲架構邏輯，HBM為何無可替代？

文章圖片

存儲架構邏輯，HBM為何無可替代？

過去11年 ， HBM存儲容量增長了6倍 ， 帶寬增長了9.8倍 。



在2025年12月舉行的國際電子與材料會議（IEDM）期間 ， 全球最大的硅晶圓代工廠臺積電舉辦了一場技術講解 ， 展示了其最新的封裝技術 。
【存儲架構邏輯，HBM為何無可替代？】想要理清人工智能與高性能計算系統的運行邏輯 ， 首先要讀懂其核心的內存/存儲層次結構 ， 這套體系由多種差異化的內存與存儲技術搭建而成 ， 各類技術在訪問延遲、輸入/輸出帶寬以及存儲容量三大核心指標上各有優劣 ， 而系統的核心運行準則 ， 就是將頻繁訪問的關鍵數據 ， 存放在低延遲、高輸入/輸出帶寬的高速內存中 ， 以此保障算力高效運轉 。 在整套內存層級里 ， 速度位居榜首的是SRAM技術 ， 作為性能頂尖的內存載體 ， 它主要被應用于處理器寄存器、L1/L2緩存以及標簽內存等核心算力模塊 ， 承擔著最即時、最高頻的數據讀寫任務 ， 是系統算力響應的核心支撐 。
緊隨SRAM之后、速度位列第二的則是基于DRAM技術的HBM高帶寬內存 ， 憑借出色的帶寬與延遲表現 ， 它成為了高端人工智能與高性能計算系統中的主內存 ， 扛起核心計算場景下的數據調度重任 。 再往下則是DDR/LPDDR DRAM技術 ， 這類內存的速度略遜于HBM ， 在高端AI與HPC系統中 ， 它作為第二層主內存輔助HBM完成數據存儲與調用；而在中端AI與HPC系統中 ， 受成本、性能適配性等因素影響 ， 它會直接升級為第一層主內存 ， 成為核心算力載體 。
在高速內存層級之外 ， 便是常規存儲技術的應用范疇 ， 同樣遵循著速度分層的邏輯 。 其中第一層存儲為固態硬盤SSD ， 這類存儲設備采用NAND閃存作為核心介質 ， 兼顧了讀寫速度與實用性 ， 是銜接高速內存與大容量存儲的關鍵；第二層存儲則為機械硬盤HDD ， 依托磁性磁盤作為存儲介質 ， 主打大容量存儲屬性 。 縱觀整個內存/存儲層級結構 ， 始終存在著速度與容量的核心權衡關系 ， 這也是整套體系的底層邏輯：高速內存技術雖然讀寫快、延遲低、帶寬充足 ， 但往往受制于技術與成本 ， 存儲容量相對有限；而大容量的內存與存儲技術 ， 雖然能夠承載海量數據 ， 卻在訪問速度、帶寬表現上遠不及高速內存 ， 二者相互配合、各司其職 ， 才構建起適配AI與高性能計算需求的完整存儲體系 。

過去11年 ， HBM存儲容量增長了6倍 ， 帶寬增長了9.8倍在高端AI與高性能計算系統的內存體系中 ， HBM高帶寬內存占據著核心主存地位 ， 想要深入理解這套存儲架構 ， 就需要細致拆解HBM的技術原理、迭代升級與核心特性 。 HBM的核心設計理念十分明確 ， 一方面通過大幅拓寬輸入/輸出信號的總線寬度保障超高帶寬 ， 另一方面借助專用DRAM芯片的垂直堆疊模式拓展內存容量 ， 其物理總線寬度最高可達1024位 ， 對應1024個輸入/輸出電極 ， 帶寬換算下來更是單個輸入/輸出電極數據傳輸速率的128倍 ， 憑借這一設計實現了遠超常規內存的傳輸性能 。 從硬件結構來看 ， 單個HBM模塊主要由底層邏輯基片芯片 ， 以及堆疊在其上的專用DRAM核心芯片構成 ， 歷經多代技術迭代 ， 核心芯片的堆疊數量實現了穩步提升 ， 初代HBM1、HBM2與HBM2E僅堆疊4個或8個核心芯片 ， 到HBM3、HBM3E世代升級為8個或12個 ， 最新的HBM4世代更是增至12個或16個 ， 芯片堆疊數量的增長直接帶動了存儲容量的跨越式升級 ， 從HBM1/2世代單模塊最大8GB ， 一路攀升至HBM4世代的最大48GB ， 容量足足提升了六倍 。
除了存儲容量的拓展 ， HBM的傳輸性能也在持續突破 ， 單個輸入/輸出電極的數據傳輸速率實現了大幅飛躍 ， 從第一代HBM1的2Gbit/s ， 一路提升至最新HBM4的10Gbit/s ， 速率直接提高五倍；同時HBM4的總線寬度也完成翻倍 ， 達到2048位 ， 對應2048個輸入/輸出電極 ， 再結合電極間距縮小、電源電壓降低等配套優化 ， HBM4的整體帶寬相較上一代HBM3E直接提升2.5倍 ， 完美適配了高端AI與HPC系統日益增長的算力傳輸需求 。

從技術發展來看 ， HBM的迭代路線清晰可循 ， 目前最新商用世代為HBM4 ， HBM4E及后續產品還處于預估規劃階段 ， 而提升HBM帶寬的核心技術路徑 ， 始終圍繞提高單電極傳輸速率、優化電極布局、拓寬總線寬度等方向展開 ， 這也是其持續領跑高端內存市場的關鍵 。
HBM的高性能表現 ， 離不開核心的封裝技術支撐 ， 硅通孔TSV技術更是其關鍵特性 ， 無論是核心DRAM芯片還是底層邏輯芯片 ， 都集成了數量超千個的TSV ， 這些硅通孔貫穿整個芯片 ， 且在芯片橫截面中全部集中于中心位置 ， 這樣的布局并非隨意設計 ， 而是經過嚴謹考量的最優方案 。

從公開的芯片布局圖紙中能清晰看到 ， TSV區域居于芯片中心 ， 外圍僅布設布線線路 ， 晶體管與無源元件都與TSV區域保持間距 ， 核心目的就是減輕TSV帶來的芯片失真影響 ， 保障內存運行的穩定性；不過TSV技術也存在一定短板 ， 雖說能實現芯片間超短距連接 ， 卻會犧牲硅面積利用效率 ， 降低存儲密度 。 此外 ， 當前HBM模塊的供應商數量極少 ， 行業集中度極高 ， 這也使得HBM的市場售價遠高于其生產成本 ， 成為相關供應商營收與利潤的核心增長點 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀