1. 首頁 > 生活百科 > >

DDR6單通道位寬提升50%，2027年啟動大規模導入

固態技術協會

DDR6單通道位寬提升50%，2027年啟動大規模導入
【DDR6單通道位寬提升50%，2027年啟動大規模導入】

JEDEC正在緊鑼密鼓地推進DDR6內存規范的準備工作 。
據報道 ， JEDEC 正在緊鑼密鼓地推進DDR6內存規范的準備工作 。 目前 ， 三大 DRAM 內存原廠已經完成了 DDR6 原型芯片的設計 。 按照規劃 ， 新一代的 DDR 內存有望在 2026 年進行平臺測試與驗證 ， 并于2027年正式進入大規模導入期 。
從技術參數來看 ， DDR6的性能有了顯著提升 。 與已公布的LPDDR6規范類似 ， DDR6的單通道位寬提升了50% ， 達到了96bit 。 同時 ， 子通道劃分也從DDR5時期的2×32bit 細化為4×24bit 。 在原生頻率方面 ， DDR6起步為 8800MT/s ， 有望達到17600MT/s 。 這種位寬的提升和頻率的增加 ， 將大幅提高內存的數據傳輸速度和處理能力 ， 為計算機系統帶來更強大的性能支持 。
DDR6與LPDDR6位寬的同比變化 ， 對于筆記本電腦SoC等采用雙內存規范的平臺來說 ， 具有簡化設計的優勢 。 這意味著在這些設備上 ， 內存的兼容性和性能表現將得到進一步優化 。 在模組外形規格方面 ， 由于 DDR6 對信號完整性和 I/O 設計提出了更高的要求 ， 新興的CAMM系預計將成為主流解決方案 ， 逐漸取代傳統的 DIMM 規格 。 CAMM 系的應用將更好地滿足 DDR6 內存的性能需求 ， 提升整個系統的穩定性和可靠性 。
LPDDR6內存標準正式發布不久前 ， JEDEC固態技術協會正式發布了 JESD209-6 ， 即最新的低功耗雙倍數據速率 6（LPDDR6）標準 。
JEDEC表示 ， JESD209-6旨在顯著提升多種應用場景（包括移動設備和人工智能）的內存速度與效率 ， 新版JESD209-6 LPDDR6標準是內存技術的重大進步 ， 在性能、能效和安全性方面均有提升 。
核心參數方面 ， LPDDR6的頻率將從10667MHz起步 ， 最高可達14400MHz ， 同時位寬也得到進一步增加 ， 單通道從16bit升級到24bit ， 四通道內存的手機從64bit升級到96bit ， 筆記本上則是從128bit升級到192bit ， 顯存帶寬顯然也是隨之大幅提升 ， 對于集成顯卡的性能表現有著非常大的助力 。
LPDDR6采用雙子通道架構 ， 每個子通道有12條數據信號線（DQs） ， 在保持32字節小訪問粒度的同時實現靈活操作；每個子通道包含4條命令/地址（CA）信號 ， 減少焊球數量并提高數據訪問速度；支持靜態效率模式 ， 帶來更大容量內存配置支持并最大化存儲體資源利用率；靈活的數據訪問 ， 支持實時突發長度控制 ， 可實現32B和64B訪問；動態寫入NT-ODT（非目標片上終端） ， 使內存能根據工作負載需求調整ODT ， 提升信號完整性 。
能效方面 ， LPDDR6采用更低電壓和低功耗的VDD2供電 ， 并強制要求VDD2采用雙電源設計；采用交替時鐘命令輸入 ， 提升性能和能效；低功耗動態電壓頻率調節（DVFSL） ， 在低頻運行時降低VDD2電壓 ， 減少功耗；動態效率模式 ， 在低功耗、低帶寬場景下采用單子通道接口；支持部分自刷新和主動刷新 。 這些特性使得LPDDR6擁有更好的能效表現 。
安全性方面 ， LPDDR6也得到了很大提升 ， 新增了每行激活計數的支持（PRAC） ， 增強了DRAM數據完整性；定義隔離元模式 ， 通過為關鍵任務分配特定內存區域 ， 提升整體系統可靠性；支持可編程鏈路保護方案和片上糾錯碼（ECC）；能夠支持命令/地址（CA）奇偶校驗、錯誤清理以及內存內置自測試（MBIST） ， 增強錯誤檢測能力和系統可靠性 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀