欧美日韩国产一区二区|qovd片|小明个人发布看看|小浪货你夹真紧水又多|老头把我添高潮了A片故|99热久久精品国产一区二区|久久久春色AV

  1. 首頁 > 科技 > >

歐姆|原理圖繪制規(guī)范總結

歐姆|原理圖繪制規(guī)范總結

經驗總結
?-原理圖網絡命名
?原理圖網絡命名時 ， 字母必須為大寫字母 ， 不可以使用字母“0”；可以使用
下劃線和左斜線“/”；禁止使用小寫字母、短橫線、*等；
?電源網絡命名建議：10V以上命名舉例 ， 12V、36V等 ， 數字在字母V前；
10V以下電源命名舉例 ， V33或者3V3、V18或者1V8、V09或者0V9；模擬電
源命名舉例 ， V33_AVDD_FPGA或者3V3_AVDD_FPGA；可以增加后綴說明電
源使用對象；
?時鐘網絡命名規(guī)則：時鐘網絡命名以CLK開頭 ， 后接頻率 ， 可以增加使用對
象說明 ， 舉例CLK_50M_CPU；
?總線網絡命名規(guī)則：總線類型開頭 ， 后接使用對象或者總線方向 ， 舉例：
SGMII_CPU_PHY、JTAG_TDI_CPU、PCIE_CPU_FPGA、IIC_SCL_EEPROM等；
經驗總結
?使能網絡命名中包含EN ， 中斷網絡命名包含INT；
?低有效信號命名規(guī)則 ， 以“/”開頭 ， 例如/RST_MCU、/INT_PHY、/SPI_CS等；
?指示燈信號命名規(guī)則：以LED開頭 ， 增加功能說明 ， 舉例LED_MCU_RUN、
LED_MCU_ALARM、LED_MCU_DEBUG、LED_V33等；
?差分信號命名規(guī)則 ， 以P N表示差分信號的+ -信號 ， 舉例
PCIE_MCU_FPGA_0_P、 PCIE_MCU_FPGA_0_N ， 經過電阻、電容前或者后的
信號 ， 建議增加R C說明 ， 舉例PCIE_MCU_FPGA_0_C_P、
PCIE_MCU_FPGA_0_C_N。 禁止使用+ - 符號表示差分信號；差分信號網絡
必須全部標識 ， 禁止使用自動生成網絡名稱；
經驗總結
?-原理圖CBB化設計（子電路參數化、提高子電路調用的利用率）
?原理圖設計時 ， 對常用的功能模塊 ， 建議進行CBB化 ， 例如電源、MCU、
PHY等器件；
?原理圖功能模塊CBB化時 ， 總線IN的方向在左側 ， OUT的方向在右側 ， 其他
功能按區(qū)塊進行放置 ， 舉例如下：
經驗總結
?有上電時序要求時 ， 在電源輸出端放置一個電阻330歐姆（電源與地之間）
（泄放電阻） ， 可以在斷電后快速放電 ， 選焊；
?有使能管腳的電源芯片 ， 在靠近使能管腳處放置一個電容（預留電容） ， 防
止輸入電壓不穩(wěn) ， 紋波較大 ， 導致上電時頻繁開啟關閉 ， 選焊；
?反饋電阻盡量選取大阻值電阻 ， 電阻誤差對反饋電壓影響較小；
?PG管腳作用：指示芯片是否正常輸出電平；可以接指示燈 ， 指示芯片正常
工作；作為下一級電源的使能信號 。 不用時可以不接 。
?電源輸出端可以加一個0歐電阻 ， 便于對電源進行調試 ， 調試前斷開 ， 若電
壓正常 ， 再接上0歐電阻或者直接短接 。
經驗總結
?每個電源串聯一個磁珠 ， 防止電源反向干擾；
?SPI接口每個接口串聯一個33歐姆或者22歐姆的電阻 ， 原因：芯片接口內部
存在內阻 ， 大概二三十歐姆 ， 而傳輸線阻抗一般為50歐姆 ， 為了與傳輸線進
行阻抗匹配 ， 在接口處串聯一個二三十歐姆的電阻；輸入管腳一般可不加電
阻 ， 輸出管腳一般加電阻；
【歐姆|原理圖繪制規(guī)范總結】?每個信號接口盡量都加一個33歐姆的電阻；

    相關經驗推薦