國內首片6寸薄膜鈮酸鋰光子芯片晶圓下線_量子計算|ai

文章圖片

超低損耗、超高帶寬的高性能薄膜鈮酸鋰調制器芯片實現規模化量產。
近日，首片6寸薄膜鈮酸鋰光子芯片晶圓在國內首個光子芯片中試線下線，同時實現了超低損耗、超高帶寬的高性能薄膜鈮酸鋰調制器芯片的規模化量產，關鍵技術指標達到國際先進水平。
晶圓級光子芯片集成工藝實現突破光量子芯片是光量子計算的核心硬件載體，其產業化進程將推動我國在量子信息領域實現自主可控，更是搶占全球量子科技競爭制高點的戰略支撐。此前，因共性關鍵工藝技術平臺的缺失，我國光量子技術面臨“實驗室成果難以量產”的困境，是制約產業發展的“卡脖子”難題，而光子芯片中試線的啟用成為破局關鍵。
作為一種高性能光電材料，薄膜鈮酸鋰具備超快電光效應、高帶寬、低功耗等優勢，在5G通信、量子計算等領域展現出巨大潛力。然而，由于薄膜鈮酸鋰材料脆性大，大尺寸薄膜鈮酸鋰晶圓的制備一直被行業視為挑戰，尤其在量產化工藝中面臨納米級加工精度控制、薄膜沉積均勻性保證、刻蝕速率一致性調控等三大難題。
2022年12月，上海交大無錫光子芯片研究院啟動國內首條光子芯片中試線建設， 2024年9月，集光子芯片研發、設計、加工和應用于一體的光子芯片中試線正式啟用。如今，首片晶圓成功下線，中試平臺實現量產通線。
據悉，上海交通大學無錫光子芯片研究院工藝團隊基于光子芯片中試線，引進了110余臺國際頂級CMOS工藝設備，覆蓋了薄膜鈮酸鋰晶圓從光刻、薄膜沉積、刻蝕、濕法、切割、量測到封裝的全閉環工藝。通過創新性開發芯片設計、工藝方案與設備系統的協同適配技術，成功打通了從光刻圖形化、精密刻蝕、薄膜沉積到封裝測試的全制程工藝，實現晶圓級光子芯片集成工藝突破。
高性能薄膜鈮酸鋰調制器芯片實現規模化量產研究團隊通過大量工藝驗證與優化，以深紫外（DUV）光刻與薄膜刻蝕的組合工藝，系統性地解決了晶圓級光子芯片集成的關鍵技術瓶頸：在6寸鈮酸鋰晶圓上實現了110nm 高精度波導刻蝕；通過步進式（i-line）光刻完成了高均一性、納米級波導與復雜高性能電極結構的跨尺度集成，達到頂尖制程水平。

關鍵指標如下：

調制帶寬突破110GHz ，突破國際高速光互連帶寬瓶頸
插入損耗＜3.5dB ，波導損耗＜0.2dB/cm ，顯著提升光傳輸效率
調制效率達到1.9 V·cm ，電光轉換效率實現大幅優化

此外，研究院將發布PDK工藝設計包，本次高性能薄膜鈮酸鋰調制器芯片的核心工藝參數與器件模型已全面納入、開放共享。該版本 PDK 不僅集成無源耦合器、分束器、波導陣列和有源熱相移器、電光調制器等基礎元件模型，同時涵蓋多物理場協同仿真模塊，構建起標準化光子芯片設計體系。
同時，研究院面向高校、科研院所及企業提供從概念設計到流片驗證再到量產的服務體系，將開放 DUV 光刻、電子束刻蝕等 110 臺套核心設備，提供覆蓋芯片設計、流片代工到測試驗證的閉環服務。
應用場景薄膜鈮酸鋰具備超快電光效應、高帶寬、低功耗等優勢，因此在多個領域都展現出巨大潛力。
首先是在AI算力方面，目前AI算力需求呈指數級增長，傳統電子器件面臨功耗高、帶寬受限兩大核心瓶頸。高性能薄膜鈮酸鋰調制器憑借其優勢能支撐云計算、超算中心和5G/6G基礎設施的場景需求；基于該技術的光計算芯片，以 \"光傳輸 + 光計算\" 的融合方案，實現高并行、低延遲、低功耗的AI推理與訓練計算架構，從底層破解 AI 大模型訓練的算力困局，正成為 AI 算力新基建的核心支撐。
【國內首片6寸薄膜鈮酸鋰光子芯片晶圓下線】在量子計算領域，隨著技術鏈逐步完善，薄膜鈮酸鋰光子芯片被用于集成單光子源、波導干涉器和光子探測器，以多模式耦合的獨特優勢實現更高精度、更快速度的量子態調控，為未來實用化量子計算提供了堅實基礎。同時，基于該芯片構建的混合量子計算架構，更將為光量子計算的跨平臺應用與多場景拓展提供核心技術支撐，加速推動光量子計算向實用化、規模化階段邁進。
*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯系后臺。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析，關注我們！