1. 首頁 > 生活百科 > >

三星大膽改革后，DRAM產量大幅提升

芯片dram三星

三星大膽改革后，DRAM產量大幅提升

三星的 1c DRAM 在冷測試中的良率已達到 50% 左右 ， 在熱測試中良率達到 60-70% 。
三星電子正加速重塑半導體行業領先地位 ， 并重點展示了其在第六代 DRAM（1c 節點）良率方面取得的最新突破 。 這一進展激發了人們對 HBM 市場潛在反彈的樂觀情緒 。 引領這一轉變的是三星首席執行官兼設備解決方案 (DS) 部門負責人全永鉉 (Jun Young-hyun) 。 他于 2024 年 5 月重返三星 ， 并啟動了一項意義重大的 DRAM 架構重新設計 ， 以扭轉近期的挫折 。
據Sedaily和Daum報道 ， 三星的 1c DRAM 在冷測試中的良率已達到 50% 左右 ， 在熱測試中良率達到 60-70% ， 遠高于 2024 年初報告的 30% 以下的水平 。 鑒于 40% 通常被視為可行量產的門檻 ， 這一提升標志著該公司 DRAM 路線圖的關鍵轉變 。
設計改變產生結果三星的良率回升源于全永鉉領導的大膽架構革新 。 研發團隊引入了新的電路結構以提高運營效率——這項舉措需要巨額投資 ， 并且必須默認過去的設計缺陷 。 這一舉措風險很大；如果失敗 ， 可能會擴大與DRAM制造領域已經領先的競爭對手之間的差距 。
三星最初計劃在2024年底開始量產1c DRAM ， 但重新設計后該計劃被推遲到2025年 。 目前預計明年將實現量產 ， 但需等待新設計成功驗證 。 三星的1c DRAM是其HBM4開發的核心 ， 計劃于2025年底部署 。 其性能對于三星在高端DRAM和HBM領域重獲增長的更廣泛戰略至關重要 。
為了支持即將進行的 1c DRAM 和 HBM4 生產 ， 三星正在擴大資本支出 ， 計劃對其平澤 P4 晶圓廠進行大規模設備擴建 ， 并在華城 17 號線進行工藝轉型 。
據Chosunbiz報道 ， 三星 4nm 邏輯芯片（HBM4 堆棧的關鍵）良率已超過 40% ， 突破了中試規模生產的門檻 。 今年 4 月 ， 全智賢親自表彰了代工部門取得的這一里程碑 。
更廣泛的權衡：產量與密度內容優質 Naver和TechInsights指出 ， 三星的良率恢復策略引發了爭議 。 盡管有人認為三星普遍擴大了 DRAM 芯片尺寸 ， 但近期的主流產品（例如 D1z 12Gb LPDDR5）的芯片尺寸實際上比上一代縮小了 18% ， 這得益于 EUV 光刻精度的提升和晶體管密度的提高 ， 使位密度提高了 22% 。
1c DRAM 節點主要針對 HBM 應用而設計 ， 其權衡取舍更為復雜 。 三星選擇性地加寬了外圍電路線 ， 以降低 EUV 工藝差異性導致的缺陷率 ， 從而有效地擴大了芯片尺寸 。 這種方法降低了缺陷率 ， 并緩解了量子隧穿效應 ， 從而提高了每片晶圓上功能芯片的份額 。 然而 ， 這也導致每片晶圓上的芯片數量減少 ， 從而提高了生產成本 ， 并對三星的成本效益模式構成了挑戰 。
在存儲器制造領域 ， 芯片尺寸的增大仍然存在爭議 ， 因為利潤率取決于每片晶圓的芯片數量最大化 。 三星的1c戰略表明 ， EUV工藝集成和布局精度方面存在重大挑戰 。 盡管這種方法有助于提升良率 ， 但也凸顯了在尖端節點上縮小尺寸的持續挑戰 。
盡管EUV光刻技術具有諸多優勢 ， 但它對環境條件高度敏感 ， 容易發生散射 ， 并且難以精確對準超精細圖案 。 據報道 ， 三星在光學鄰近校正（OPC）、布局一致性和整體工藝穩定性方面遇到了困難 ， 這引發了人們對其EUV集成能力成熟度的質疑 。
據TrendForce報道 ， 由于 3nm 和 2nm 的良率問題 ， 三星正在推遲或重新考慮其 1.4nm (1b) 節點 。 雖然跳過這個中間節點可能會限制工藝改進的機會 ， 但三星尚未正式確認繞過該節點 。 該公司正專注于提高良率和優化設計以穩定生產 ， 但這對工具和學習的具體影響仍不確定 。
SK海力士已在較小尺寸的芯片上實現了穩定的1c良率 ， 并已開始供應基于1b節點構建的12層HBM4 。 該公司在HBM3E的采用方面也處于領先地位 ， 并在關鍵客戶中擁有強大的吸引力 。 如果其產品在成本或密度方面超越三星 ， 三星將面臨進一步落后的風險 。
【三星大膽改革后，DRAM產量大幅提升】如果位密度和產品級競爭力沒有顯著提升 ， 三星不僅在HBM4領域 ， 未來幾代產品也面臨失利的風險 。 如果小型化和結構創新停滯不前 ， 三星短期內專注于通過1c芯片尺寸擴大來恢復良率 ， 這可能會變成長期的負擔 。
HBM4 及更高版本三星正在加倍推進其 HBM 戰略 ， 旨在將內部 4nm 邏輯芯片與其現已穩定的 1c DRAM 相結合 ， 以在 HBM4 領域取得進展 。 該公司還在推進第七代 (1d) DRAM 的開發 ， 其平澤 P2 晶圓廠的一條試驗生產線已投入運營 ， 并且已生產出初始工程樣品 。
SK海力士在第六代（1c）DRAM的完成方面處于領先地位 ， 但業內消息人士表示 ， 三星可能憑借在1d DRAM上更快的執行速度超越其競爭對手 。 韓國業內人士報道稱 ， 三星計劃在2026年下半年實現量產 ， 希望從落后者轉變為競爭者 。
盡管良率有所提升 ， 但分析師警告稱 ， 這種提升可能反映的是戰術層面的調整 ， 而非真正的技術飛躍 。 如果三星在密度和性能方面無法匹敵或超越SK海力士 ， 其HBM4的推出可能會在人工智能和高性能計算市場中表現不佳 。
三星最近的進展或許預示著戰術路線的調整 ， 而非全面回歸創新領導地位 。 業內人士指出 ， 除非該公司縮小晶體管密度、架構設計和EUV技術方面的差距 ， 否則其HBM的復蘇可能只是曇花一現 。 關鍵挑戰依然存在：在不犧牲成本或信譽的前提下 ， 將良率穩定性提升到商業上可行的高性能內存 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀