臺積電將于2026年在其子公司采鈺設立首條CoPoS封裝技術實驗線 。
近日SemiWiki發布數據報告稱 ， 臺積電的先進封裝CoWoS月產能（WPM）在2025年將達到6.5萬片/月至7.5萬片/月 ， 而2024年的產能為3.5萬片/月至4萬片/月 ， 今年產能預計將翻一倍 。 此前 ， 臺積電CEO魏哲家在去年財報業績會上表示 ， 2024年臺積電先進封裝產能處于供不應求的狀態 ， 狀態會持續到2025年 ， 并將于2025年或2026年實現供需平衡 。
該報告預計 ， 英偉達是2025年臺積電CoWoS的最主要客戶 ， 占整體產能63% 。 同時根據光大證券 ， 博通、AMD、美滿、亞馬遜等芯片大廠均對臺積電CoWoS的需求持續增加 。
不過根據SemiWiki預計 ， 博通、AMD和美滿僅占2025年臺積電整體CoWoS產能10%左右 ， 而亞馬遜、Intel Habana等僅占3%左右份額 。 臺積電的CoWoS產能可能在2025年主要供給于英偉達 ， 對于其它企業而言 ， 其CoWoS可能仍處于供不應求的情況 。
CoWoS是臺積電推出的2.5D先進封裝服務 ， 是英偉達生產H100、B100等GPU必不可少的制造工藝 。 CoWoS的技術路線圖顯示 ， 臺積電目前主要采用的是CoWoS-S/L/R三種（按照CoWoS的中介層不同進行的區分） ， 采用3.3倍光罩尺寸 ， 同時封裝8個HBM3 。 臺積電預計到2027年 ， 公司主要采用CoWoS-L ， 8倍光罩尺寸 ， 可同時封裝12個HBM4 。
隨著以英偉達為首的科技巨頭紛紛押注臺積電的CoWoS技術 ， 這家代工巨頭也在AI需求強勁的背景下 ， 大力推進其CoPoS（基板上芯片封裝）技術 。
臺積電將于2026年在其子公司采鈺設立首條CoPoS封裝技術實驗線 。 與此同時 ， 用于大規模生產的CoPoS量產工廠也已確定選址嘉義AP七 ， 目標是在2028年底至2029年間實現該技術的大規模量產 。
CoPoS是臺積電推出的一項創新封裝概念 ， 其核心在于“化圓為方”——摒棄傳統的圓形晶圓 ， 直接將芯片排列在大型方形面板基板上進行封裝 。 這種設計可視為對現有CoWoS-L或CoWoS-R技術的矩形化演進 。 關鍵優勢在于：方形基板提供更大的可利用空間 ， 從而顯著提升單位面積產出效益并有效降低成本 。 此外 ， CoPoS封裝結構更具靈活性 ， 能更好地適應多樣化的芯片尺寸與應用需求 。
據悉 ， CoPoS技術將主要聚焦于人工智能（AI）等高端芯片應用 。 其中 ， 采用CoWoS-R制程的版本將主要服務于博通 ， 而CoWoS-L則主要面向英偉達（NVIDIA）及AMD 。
行業分析指出 ， 這種“化圓為方”的方式不僅大幅提升了產能和基板面積利用率 ， 更使其在人工智能（AI）、5G通信及高性能計算（HPC）等對先進封裝有極高需求的領域展現出強大的競爭力 。
值得注意的是 ， 臺積電此次選擇在采鈺設立CoPoS實驗線 ， 延續了其一貫的戰略布局思路 。 此前在布局面板級封裝（PLP）時 ， 采鈺及其關聯公司精材就因在光學領域的深厚積累而被考慮作為實驗線選址 。 這一選擇也為其未來進一步整合硅光子（SiPh）、共封裝光學（CPO）等前沿技術趨勢奠定了基礎 。
芯片封裝技術曾經被視為芯片制造中技術含量相對較低的一個領域 ， 但如今它對于保持半導體進步的步伐已變得越來越重要 。
以英偉達的H200和B200等AI計算芯片為例 ， 僅使用最先進的芯片生產是不夠的 ， 還需要采用臺積電首創的先進芯片封裝技術CoWoS 。 例如 ， 對于B200芯片組 ， CoWoS可以將兩個Blackwell圖形處理單元組合在一起 ， 并將它們與八個高帶寬存儲（HBM）芯片連接起來 ， 從而實現快速數據吞吐量和加速計算性能 。
伯恩斯坦研究公司（Bernstein Research）的半導體分析師馬克·李（Mark Li）表示 ， 臺積電可能很快就需要考慮使用矩形基板 ， 因為AI芯片組對每個封裝中芯片數量的要求將越來越高 。
隨著業界認為摩爾定律正走向物理極限 ， 通過先進封裝提升芯片性能成為大勢所趨 。 不僅臺積電推出了2.5D及3D先進封裝 ， 而且另兩家頭部晶圓廠也紛紛推出相關服務 。 三星電子推出I-Cube、H-Cube和X-Cube三種先進封裝 ， 前兩者屬于2.5D封裝 ， 后者為3D封裝 。 英特爾也推出EMIB、Foveros、Co-EMIB等2.5D和3D封裝服務 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
【CoWoS接任者，CoPoS要來了】想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！
