1. 首頁 > 生活百科 > >

SK海力士，展示DRAM重點路線

dram三星電子sk海力士

SK海力士，展示DRAM重點路線

SK海力士重點介紹了10nm以下技術的計劃 。
ZDNet 報道顯示 ， 繼 3 月份推出 12 層 HBM4 樣品后 ， SK 海力士在京都舉行的 2025 年 IEEE VLSI 研討會（6 月 8 日至 12 日）上公布了長期 DRAM 路線圖和可持續發展愿景 ， 重點介紹了 10nm 以下技術的計劃 。
值得注意的是 ， SK海力士首席技術官Cha Seon Yong在6月10日的主題演講中強調了現有技術擴展面臨的日益嚴峻的挑戰 ， 并補充說 ， SK海力士將在結構、材料和組件方面的突破的支持下 ， 為10nm及以下的下一代節點采用4F2垂直柵極和3D DRAM技術 。
據 ZDNet 指出 ， 4F2 VG（垂直柵極）平臺是一種下一代 DRAM 技術 ， 旨在通過垂直柵極結構最大限度地減少單元面積并實現更高的密度、更快的速度和更低的功耗 。
在這種垂直柵極結構中 ， 柵極（在 DRAM 晶體管中充當開關）是垂直構建的 ， 并被溝道包圍 。 報告指出 ， 這與傳統的平面設計有所不同 ， 在平面設計中 ， 柵極平放在溝道的頂部 。
雖然目前大多數 DRAM 仍使用 6F 單元 ， 但 SK 海力士計劃轉向 4F2 單元和晶圓鍵合（將電路置于單元下方） ， 以提高性能和單元效率 。
與此同時 ， 這家內存巨頭還強調 ， 3D DRAM 與 VG 技術一樣 ， 是 SK 海力士未來發展路線圖的關鍵支柱 。 盡管有人警告稱 ， 堆疊更多層數可能會推高成本 ， 但 Cha 強調 ， 持續創新將確保規模化發展成為可能 ， 正如其新聞稿所述 。
除了架構之外 ， SK海力士還致力于突破材料和組件的界限 ， 為未來30年的DRAM發展奠定基礎 。
根據TrendForce的數據 ， 2025年第一季度全球DRAM產業營收達到270.1億美元 ， 環比下降5.5% 。 值得注意的是 ， SK海力士憑借97.2億美元的營收首次登頂榜首 ， 這得益于HBM3e出貨量強勁 ， 價格保持穩定 。 與此同時 ， 三星則以91億美元的營收下滑至第二位 ， 環比下降19% 。
據悉 ， 與傳統的內存單元數組與內存邏輯電路分占兩側的2D DRAM存儲相比 ， 3D DRAM是一種將存儲單元（Cell）堆迭至邏輯單元上方的新型存儲方式 ， 從而可以在單位晶圓面積上實現更高的容量 。
采用3D DRAM結構可以加寬晶體管之間的間隙 ， 減少漏電流和干擾 。 3D DRAM技術打破了內存技術的傳統范式 。 這是一種新穎的存儲方法 ， 將存儲單元堆迭在邏輯單元之上 ， 從而在單位芯片面積內實現更高的容量 。
3D DRAM的優勢不僅在于容量大 ， 其數據訪問速度也快 。 傳統的DRAM在讀取和寫入數據時需要經過復雜的操作流程 ， 而3D DRAM可以直接通過垂直堆迭的存儲單元讀取和寫入數據 ， 極大地提高了訪問速度 。 此外 ， 3D DRAM還具有低功耗、高可靠性等特點 ， 使其在各種應用場景中都具有顯著優勢 。
十多年來 ， 業界一直致力于這個方向 ， 特別是受到3D NAND商業和功能成功的推動 。
迄今為止 ， 許多3D DRAM概念已經提出并申請了專利 ， 一些主要DRAM廠商正在進行晶圓級測試 。
在此前舉行的Memcon 2024上 ， 三星電子再次公布了其關于3D DRAM開發的雄心勃勃計劃 ， 并明確表示將在2030年前實現這一技術的商業化 。
三星電子副社長李時宇在會上詳細介紹了4F2 Square VCT DRAM及3D DRAM的研發進展 ， 顯示出三星在緊湊型高密度內存領域的領先地位 。
相較于在DRAM單元結構上向z方向發展的VCT DRAM ， 三星電子還聚焦在VS-CAT（Vertical Stacked-Cell Array Transistor ， 垂直堆迭單元陣列晶體管）DRAM上 ， 該技術類似3D NAND一樣堆迭多層DRAM 。
除通過堆迭提升容量外 ， VS-CAT DRAM 還能降低電流干擾 。 三星電子預計其將采用存儲單元和外圍邏輯單元分離的雙晶圓結構 ， 因為延續傳統的單晶圓設計會帶來嚴重的面積開銷 。
在分別完成存儲單元晶圓和邏輯單元晶圓的生產后 ， 需要進行晶圓對晶圓（W2W）混合鍵合 ， 才能得到 VS-CAT DRAM成品 。
據悉 ， 目前三星電子已在內部實現了16層堆迭的VS-CAT DRAM 。
三星電子還在會議上探討了將BSPDN背面供電技術用于3D DRAM內存的可能性 ， 認為該技術有助于于未來對單個內存bank的精細供電調節 。
盡管東京電子預測VCT DRAM的商用化要到2027年才能實現 ， 但三星內部對3D DRAM的商業化充滿信心 ， 計劃在2025年內部發布4F2 Square工藝 ， 并逐步推進3D DRAM的研發 ， 預計在2030年之前推出市場 。
*聲明：本文系原作者創作 。 文章內容系其個人觀點 ， 我方轉載僅為分享與討論 ， 不代表我方贊成或認同 ， 如有異議 ， 請聯系后臺 。
【SK海力士，展示DRAM重點路線】想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 ， 關注我們！

    推薦閱讀