
文章圖片
【擺脫先進制程依賴,日廠另辟蹊徑】
本文由半導體產業縱橫(ID:ICVIEWS)編譯自digitimes
日本將納米壓印光刻技術定位為后極紫外光刻時代的一種補充技術 。
隨著臺積電在人工智能芯片領域不斷擴大規模優勢 , 日本半導體企業正轉向先進封裝和替代光刻技術 。 臺積電的3納米和2納米產能已基本鎖定 , 先進封裝的銷售額占比日益增長 。 該公司有望在2029年或2030年左右實現年營收超過2500億美元 。 這種不斷擴大的差距促使日本企業將重點放在面板級封裝和納米壓印技術上 。 這兩項技術在2025年日本半導體展(SEMICON Japan 2025)上被視為突破制造瓶頸、在快速發展的人工智能加速器供應鏈中站穩腳跟的關鍵手段 。
臺積電預計到2025年將占據全球晶圓代工市場70%以上的份額 。 其最先進的制程節點已被預訂數年之久 。 除了領先的邏輯制造技術外 , 先進封裝技術也已從輔助功能發展成為核心營收驅動力 。 人工智能工作負載越來越依賴于處理器和內存之間高帶寬、低延遲和高能效的連接 。 這使得封裝技術成為性能擴展的關鍵所在 。
市場預測顯示 , 到2030年 , 數據中心AI芯片的先進封裝技術將以超過40%的復合年增長率增長 。 這一增長軌跡與臺積電此前在智能手機領域的成功如出一轍 。 近十年前 , 臺積電憑借其InFO封裝平臺贏得了蘋果公司的訂單 。 如今 , CoWoS已成為高端AI硬件競爭格局中的決定性因素 。
中介層經濟轉向面板這種轉變的核心在于中介層 。 它充當計算芯片和高帶寬內存堆疊之間的電氣橋梁 。 在目前的2.5D架構中 , 單個中介層可以承載多個HBM堆疊以及一個或多個GPU或ASIC芯片 。 一些設計還包括額外的I/O或控制芯片 。
隨著人工智能模型規模的擴大 , 中介層尺寸也迅速增長 。 2023 年之前 , 中介層尺寸不到兩個光罩尺寸 , 而到 2025 年 , 這一數字已增長到大約 3.3 個光罩尺寸 。 業界預計 , 到本十年末 , 中介層尺寸將超過九個光罩尺寸 。
這種增長給晶圓制造帶來了結構性的成本挑戰 。 一個九層光罩的中介層在標準的300毫米晶圓上只能生產四個單元 。 相比之下 , 到2025年 , 典型的中介層可以生產15到20個單元 。
相比之下 , 一塊 600 毫米 x 600 毫米的面板可以生產大約 40 個相同尺寸的中介層 。 這顯著提高了產能并降低了載體相關的成本 。 隨著人工智能設備尺寸接近晶圓級封裝的實際極限 , 這些經濟優勢正推動人們對面板級封裝重新燃起興趣 。
Rapidus 和三星競相擴大規模在2025年日本半導體展(SEMICON Japan 2025)上 , Rapidus展示了一款600毫米的重分布層中介層面板 。 該公司稱其為迄今為止公開展示的最大尺寸同類產品 。 Rapidus計劃利用面板級中介層來完善其前端產品路線圖 , 并參與人工智能芯片項目的競標 , 包括與英偉達平臺相關的項目 。 該公司計劃于2026年完成可制造性驗證 , 并計劃于2027年下半年與2nm邏輯工藝同步實現量產 。
三星正在采取類似的策略 。 該公司目前已采用 415 毫米 x 510 毫米的面板來封裝智能手機和智能手表的移動應用處理器 。 業內人士稱 , 三星計劃在 2026 年至 2027 年間將面板尺寸擴展到更大尺寸 。 該公司還將把這項技術應用于人工智能加速器 , 而中介層尺寸和成本效益正成為制約因素 。
Nanoimprint著眼于EUV技術之后的機遇日本也將納米壓印光刻技術定位為后極紫外光刻時代的一種補充技術 。 與極紫外光刻不同 , 納米壓印技術使用物理模板來轉移圖案 , 從而降低了資本支出和能耗 。 雖然目前套刻精度限制了其在尖端3nm邏輯芯片中的應用 , 但鎧俠等存儲器制造商已將其應用于3D NAND閃存的生產 。
在日本國際半導體展(SEMICON Japan)上 , 展出了多種納米壓印工具和模板 , 凸顯了該領域的復蘇勢頭 。 DNP公司確認 , 其已于2025年底開發出適用于2nm和1.4nm制程節點的模板 , 并計劃于2027年至2028年實現量產 。 盡管極紫外光刻掩模仍是該公司的主要利潤來源 , 但納米壓印材料被視為一項至關重要的長期增長選擇 。
這些舉措代表著日本半導體戰略的務實調整 。 日本企業不再直接與臺積電在邏輯芯片領域展開競爭 , 而是瞄準那些規模化壓力日益加劇的特定經濟瓶頸 。 這一策略能否取得長期成功 , 取決于這些企業能否從技術演示過渡到為全球人工智能平臺提供可靠的、大規模量產產品 。
*聲明:本文系原作者創作 。 文章內容系其個人觀點 , 我方轉載僅為分享與討論 , 不代表我方贊成或認同 , 如有異議 , 請聯系后臺 。
想要獲取半導體產業的前沿洞見、技術速遞、趨勢解析 , 關注我們!
推薦閱讀
- 連漲四年?受AI影響 臺積電3納米以下先進制程又要漲價
- 臺積電2nm制程工藝 可能會在年底壓哨量產
- 消息稱臺積電2nm制程工藝產能已被預訂至明年年底
- 韓國半導體工程師學會:到2040年芯片制程將突破至0.2納米
- 張平:擺脫路徑依賴,攻堅從“比特”到“語義”的6G新范式
- 無界動力攜手ZF LIFETEC,共同推動具身智能規模化賦能先進制造
- 臺積電熊本晶圓二廠將升級2nm制程
- 先進封裝,必爭之地
- 1.4nm制程!納米壓印技術突破!
- 三星擬開放HPB先進散熱封裝技術,盼高通與蘋果采用
